Angewandte Informatik

Im renommierten, bundesweiten CHE-Ranking der Zeit 2021 erneut mit „sehr gut“ bewertet

Modulhandbuch

 Zurück 

Rechnerarchitekturen

Empfohlene Vorkenntnisse

Modul "Technische Informatik"

Lehrform Vorlesung/Labor
Lernziele / Kompetenzen
  • Die Studierenden lernen eine reale Prozessorfamilie am Beispiel der i80X86 und Kompatible kennen und verstehen diese
  • Sie entwickeln Fähigkeiten und Fertigkeiten beim Umgang mit diesen Prozessoren im Labor
  • Die Teilnehmer*innen erwerben Grundwissen zu Berechnungs- und Computermodellen und den Wechselwirkungen zwischen diesen
  • Die Studierenden verstehen die grundlegenden Konzepte zur Durchsatzsteigerung bei Prozessorsystemen, vertiefen ihr Grundwissen durch Fallbeispiele und Vorstellung konkreter Implementierungen
  • Sie entwickeln ein Verständnis zu den unterschiedlichen Ebenen der möglichen Parallelisierung.
Dauer 1
SWS 4.0
Aufwand
Lehrveranstaltung 60
Selbststudium / Gruppenarbeit: 90
Workload 150
ECTS 5.0
Voraussetzungen für die Vergabe von LP

Modulprüfung für "Rechnerarchitekturen" (K60)
"Praktikum Rechnerarchitekturen" muss "m.E." attestiert sein

Modulverantwortlicher

Dipl.-Ing (FH) Stefan Lehmann

Max. Teilnehmer 41
Empf. Semester 2
Haeufigkeit jedes Jahr (SS)
Verwendbarkeit

Angewandte Informatik (Bachelor)

Veranstaltungen

Praktikum Rechnerarchitekturen

Art Labor/Studio
Nr. EMI128
SWS 2.0
Lerninhalt

Das Praktikum besteht aus drei vorlesungsbegleitenden Komplexen

Komplex 1: Einadresscomputer (Nutzung eines Simulationspakets)

  • Systemkomponenten und deren Wirkungsweise,
  • Systemkomponenten und deren Wirkungsweise.


Komplex 2: Mikroprogrammgesteuerte Prozessoren (Nutzung eines Simulationspakets)

  • Studium der internen Ablaufe aus Sicht der Systemkomponenten und der Programmierung,
  • Modifikationen an der Mikroprogrammebene, insbesondere Implementierung neuer Maschinenbefehle.


Komplex 3: Prozessorsystem i8086 (Flight-86 Trainingssystem)

  • Funktionen und Merkmale der CPU,
  • Serielles und paralleles Interface zum Anschluss periphererer Geräte an i80X86 Prozessoren,
  • Interruptbehandlung des Prozessors und Programmierung von Interruptcontrollern,
  • Regelkreis mit Mikroprozessorsteuerung.

 

Literatur

Singh, A., Triebel, W. A., The 8088 and 8086 Microprocessors, 3. Auflage, Prentice Hall, 2000


Die folgenden Dokumente werden den Studenten zu Beginn des Semesters zur Verfügung gestellt.

  • Manuels zu den im Labor verwendeten Geräte und Programmsysteme
  • Beschreibung der zu bearbeiteten Laborprojekte

Rechnerarchitekturen

Art Vorlesung
Nr. EMI127
SWS 2.0
Lerninhalt

Im ersten Teil der Vorlesung wird die Prozessorfamilie i80X86 (und Kompatible) vorgestellt. Dabei liegt der Schwerpunkt auf typischen Konzepten dieser Familie, die auch bei neueren Prozessoren eine weitere Ausprägung erfahren. Dieser Teil gibt auch die notwendige Fundierung des Labors zur Vorlesung.

  • Die Mikroprozessorfamilie i80X86 und Kompatible, CPU-Strukturen, Hauptspeicherorganisation, Adressierungstechniken, Sicherheits- und Schutzkonzepte;
  • Ein-/Ausgabe-Organisation und Anschluss peripherer Geräte bei i80X86, Interfaceschaltkreise und ihre Programmierung;
  • Interruptbehandlung bei i80X86;
  • Bussysteme, synchrone vs. asynchrone Busse, Busarbitration, kommerzielle Bussysteme;


Im zweiten Teil der Vorlesung liegt der Schwerpunkt auf grundsätzlichen Architekturproblemen, insbesondere bezüglich der Parallelisierung an den verschiedenen Ebenen. Dabei stehen Konzepte und Methoden im Vordergrund. An Hand einzelner Beispiele wird auf Implementierungsgesichtspunkte eingegangen und es werden auch entsprechende Lösungen in realen Prozessoren vorgestellt.

  • Berechnungsmodelle, Modellbeschreibungen, Computermodelle John-von-Neumann Computer;
  • Prozessorarchitekturen, Grundkonzepte für konkurrente und parallele Verarbeitung, Befehlssatzarchitekturen;
  • Befehlsebenenparallelität: Berücksichtigung von Daten- und Steuerabhängigkeiten, Grundkonzept der ILP-Prozessoren, Pipelining, Grundkonzept der VLIW-Prozessoren, Grundkonzept der Superskalarprozessoren: Befehlsbereitstellung, Befehlsausführung, Probleme bei Sprungbefehlen und bei Interruptbehandlung;
  • Parallelarchitekturen an der Threadebene: Multithread-, Datenfluss-, Hybridarchitekturen;
  • Parallelarchitekturen an der Prozessebene: Speicherkonzepte bei MIMD-Architekturen, Cache- und Synchronisatioinsprobleme.

 

Literatur

Sima, D., Fountain, T., Kacsuk, P., Advanced Computer Architecture, Addison-Wesley, 1999

Märtin, C., Einführung in die Rechnerarchitektur: Prozessoren und Systeme, Hanser, 2003

Singh, A., Triebel, W.A., The 8088 and 8086 Microprocessors, 3. Auflage, Prentice Hall, 2000

 Zurück